1 - ztmapc.el.pcz.pl - Politechnika Częstochowska

POLITECHNIKA
CZĘSTOCHOWSKA
WYDZIAŁ ELEKTRYCZNY
INSTRUKCJA DO ĆWICZENIA
Symulacja działania
przetwornika cyfrowo-analogowego
z przetwarzaniem szeregowo- równoległym.
Częstochowa 2004
1. Cel ćwiczenia
Celem ćwiczenia jest teoretyczne i praktyczne zapoznanie się z przetwornikami a/c
typu „flash”. Pokazane będą układy zbudowane w oparciu o przetworniki typu „flash”, jak i
metody testowania parametrów przetworników.
2. Wiadomości teoretyczny:
2.1. Opis przetwornika typu Flash jako podstawy do wykonania głównych układów
pomiarowych
W n - bitowym przetworniku a/c do przetwarzania wejściowego sygnału analogowego na
wartość cyfrową w kodzie termometrowym używa się (2N -1) napięć odniesienia i tyle samo
stopni komparatorów. Kod taki jest zamieniany na kod dwójkowy za pomocą kodera ROM.
Rysunek poniżej pokazuje przykładowy schemat 8-bitowego fleszowego przetwornika a/c.
Rys. 1 Układ jednostopniowego fleszowego przetwornika a/c
Stosując obecną technologie można opracować taki 8-bitowy przetwornik
a/c o rozmiarach struktury monolitycznej o rozsądnej wielkości i umiarkowanym poborze
mocy. Przy zwiększeniu rozdzielczości do 10 bitów, wielkość struktury monolitycznej
i pobory mocy zwiększają się około 4 razy. Praktycznie jednak granice fizyczne ograniczają
maksymalną dopuszczalną moc, która może rozproszyć się w układzie scalonym. Trzeba,
1
zatem ograniczyć pobór mocy na pojedynczy stopień komparatora, aby moc rozpraszana
pozostała na poziomie przetwornika 8-bitowego. W związku z tym należy ograniczyć pasmo
częstotliwości komparatorów, co jednak zmniejsza efektywność szerokości pasma samego
przetwornika a/c. Szerokość pasma powiązana jest z prądami polaryzującymi, przy
większych rozmiarach struktury trudniej jest przeprowadzić ścieżki sygnałów zegarowych i
wejściowych bez zwiększania błędu powyżej ±1/2 LSB. Kolejna trudnością jest dopasowanie
tolerancji wszystkich elementów struktury, aby mieściły się w określonym przedziale.
Pojemność wejściowa struktury zależy liniowo od ilości komparatorów, powoduje ona także
duże obciążenie układów zegarowych. Nie pozwala to także na wprowadzenie do struktury
układu separującego sygnał wejściowy, zaś zewnętrzne układy są trudne do zaprojektowania
oraz pobierają dużo mocy przy większych częstotliwościach. Trudno tez uzyskać krótkie
czasy narastania i opadania sygnałów zegarowych i dlatego konieczne jest stosowania
zewnętrznych układów zegarowych.
Przetworniki takie buduje się w oparciu o komparatory bipolarne synchronizowane
zegarem. Przykład takiego przetwornika jest na rysunku 22. Dzięki zastosowanemu
dodatniemu sprzężeniu zwrotnemu uzyskuje się duże wzmocnienie dające dużą czułość
komparatora. Zoptymalizowanie układu w szerokim paśmie częstotliwości daje dobrą
dokładność porównania przy dużych częstotliwościach zegarowych. Przetworniki te
uzyskują również mały współczynnik błędnych bitów.
Rys. 2 Podstawowy układ komparatora bipolarnego taktowanego impulsami zegarowymi
Przykładowym zastosowaniem komparatora bipolarnego jest jednostopniowy
przetwornik fleszowy zbudowany w oparciu o dwutaktowy komparator typu „master-slave”.
2
Komparator ten jest dwukanałowym przerzutnikiem JK taktowanym sygnałem zegarowym.
W celu uniknięcia zwiększenia impedancji wejściowej stosuje się w układzie wtórnik
emiterowi, co ogranicza wpływ obciążenia przez układ drabinki rezystorów i źródła napięcia.
Poprzez taktowanie przerzutnika sygnałami zegarowymi uzyskuje się operację
porównania analogowego z dużym wzmocnieniem i szerokim pasmem. Połączenie
kaskadowe dwóch czułych komparatorów synchronizowanych pozwala na zmniejszenie
współczynnika błędnych bitów, co daje ostatecznie komparator o bardzo dobrych
parametrach.
Aby jeszcze bardziej zmniejszyć współczynnik błędnych bitów należy zastosować
udoskonalony komparator, którego rezystory w obwodach kolektorowych przerzutnika
„master” zostały podzielone. Uzyskuje się przez to krótsze czasy narastania oraz szerokie
pasmo częstotliwości. W praktyce optymalny jest równy podział rezystorów, co zwiększa
o 30% szybkość działania komparatora.
Stosuje się również jednostopniowe przerzutniki fleszowe wykonane w technologii
MOS. Przełączniki MOS stosowane w przerzutnikach są mniej zależne od poziomu napięcia
sygnału
wejściowego
i
sygnału
komparatora
w
zakresie
napięć
zasilania
niż
w przetwornikach zbudowanych na tranzystorach bipolarnych. Układ taki cechuje się jednak
małym wzmocnieniem oraz gromadzeniem ładunków w kanale elementu przełączającego,
i przenikanie sygnałów przez otwarte przełączniki. Bramki transmisyjne zawierające
połączone równolegle tranzystory PMOS i NMOS częściowo kompensują to przenikanie.
Ponadto dwa takie same stopnie łączy się, aby zwiększyć całkowite wzmocnienie
komparatora.
Rys. 3 Podstawowy układ komparatora MOS
3
W celu zmniejszenia liczby komparatorów stosuje się analogowe kodowanie wejściowe
sygnałów komparatora. Realizacje układu umożliwia kod Graya. Zaletą jego jest to, iż w
miarę liniowego wzrostu sygnału wejściowego zawsze zmienia się wartość tylko jednego
bitu. Niekorzystnym faktem jest fakt, iż szerokość pasma ulega zmniejszeniu wraz ze
wzrostem liczby stopni kodowania, powoduje to zmniejszenie dokładności, z jaką kodowany
jest sygnał o dużej częstotliwości. Rozwiązaniem tego problemu leży w zastosowaniu
dwustopniowego kodowania taktowanym zegarem komparatorami bitu LSB. Mały rozmiar
takiej struktury i mały pobór mocy uzyskuje się tu przez małą liczbę taktowanych zegarem
komparatorów, co jest dużą zaletą. Wadą natomiast są różnice opóźnień odpowiedzi
komparatorów w poszczególnych stopniach kodujących powodujące błędy kodowania
i zniekształcenia.
2.2. Metoda porównania szeregowego-równoległego
Rys. 4. Schemat blokowy metody porównania szeregowo – równoległego
Metoda ta jest połączeniem kompromisowy pomiędzy, pozwalającym uzyskać
stosunkowo dużą szybkość przetwarzania z uniknięciem znacznej konieczności rozbudowy
układu. Łączy ona szybkość przetworników z porównaniem równoległym (o budowie typu
„flash”), ograniczając jednocześnie liczbę potrzebnych elementów potrzebnych do budowy
szeregowo łącząc dwa takie przetworniki.
Przetworniki pracujące w oparciu o metodę przetwarzania równoległego mają jednak
ograniczoną rozdzielczość, ponieważ ilość potrzebnych komparatorów i szczebli
porównawczych rośnie wykładniczo ze wzrostem liczby bitów słowa wyjściowego (2n - 1).
Przy większych rozdzielczościach można stosować przetworniki działające w oparciu
o metodę porównania szeregowego, lecz o czasie ustalenia się stanu słowa wyjściowego
4
znacznie dłuższego niż w metodzie przetwarzania równoległego. Idealnym rozwiązaniem
łączącym szybkość metody równoległej i ograniczenie ilości elementów w jak w metodzie
szeregowej jest połączenie ich obu w jedną całość.
Na rysunku nr 4 przedstawiono schemat blokowy zastosowanej w ćwiczeniu metody
porównania szeregowo – równoległego. Każdy
przetwornik a/c jest 4-bitowym
przetwornikiem typu „flash” działający w oparciu o metodę porównania równoległego.
Dzięki zastosowaniu takiej metody można wydatnie ograniczyć ilość potrzebnych
elementów, zachowując jednocześnie dużą szybkość przetwarzania.
Przetwornik ten posiada dwa stopnie porównania, pierwszy określa stan starszych
czterech bitów (porównanie zgrubne), drugi zaś czterech młodszych bitów (porównanie
dokładne). Każdy z przetworników posiada 16 poziomów kwantowania. Po pierwszym
porównaniu następuje przekształcenie sygnału do równoważnej jej postaci analogowej,
obliczenie różnicy pomiędzy wartością badaną a otrzymaną z pierwszego stopnia
przetwarzania, wzmocnienie tej różnicy 16-krotne (dla przetwornika 4 – bitowego )
a następnie przetworzenie tak wzmocnionego sygnału na postać cyfrową. Ma to na celu
otrzymanie drugiej części słowa wyjściowego, która jest jednocześnie błędem kwantyzacji
pierwszego przetwornika.
2.3. Pomiar błędu kwantyzacji w przetworniku a/c
Błąd kwantyzacji wynika z samych właściwości procesu kwantyzacji napięcia
badanego podczas przetwarzania go na wartość cyfrową. Podczas procesu kwantyzacji
sygnałowi analogowemu (który może przyjmować nieskończenie wiele różnych wartości),
przyporządkowana jest wartość cyfrowa N, wybrana ze zbioru przedziałów kwantowania
o wielkości q, na które został podzielony pełen zakres przetwarzania przetwornika a/c.
Przyporządkowanie takie powoduje niejednoznaczność pomiędzy sygnałem wejściowym U
a słowem wyjściowym N, jest ona określona jako błąd kwantyzacji, ponieważ jednej liczbie
N odpowiada pewien zakres wartości U nie zaś jedna konkretna wartość.
5
Rys. 5. Schemat układu do badania błędu kwantyzacji.
Na rysunku 5. przedstawiony został schemat blokowy układu który zastosowano do
badania błędu kwantyzacji. Przetwornik a/c to 4- bitowy przetwornik typu „flash” .
Sygnałem wejściowym jest sinusoidalne źródło napięcia zmiennego, podawany jest
on do wejścia przetwornika a/c, gdzie konwertowany jest on na sygnał cyfrowy w postaci
kodu termometrycznego. Konwerter kodu zmienia go na kod binarny który jest łatwiejszy w
dalszej obróbce danych. Dalej sygnał taki podawany jest do przetwornika c/a który zamienia
go z powrotem na wartość analogową. Następnie sygnał tak przetworzony jest odejmowany
od sygnału wejściowego a różnica taka jest właśnie błędem kwantyzacji przetwornika a/c.
2.4. Badanie właściwości statycznych przetworników a/c
Dokładne pomiary przetworników a/c są znacznie trudniejsze niż pomiary
przetworników c/a. Badania przetworników c/a polega na pomiarze napięcia na wyjściu przy
określonych wartościach słowa wejściowego. Natomiast w przetwornikach a/c kodom słowa
wyjściowego, odpowiadają pewne przedziały napięcia sygnału analogowego. Konieczne jest
wtedy dokładne określenie granic tych przedziałów. Dodatkowo wpływ szumów i zakłóceń
utrudnia przeprowadzanie tych pomiarów.
Wielokrotnie wystarcza nam tylko przybliżona (jakościowa a nie ilościowa), ocena
przetwornika a/c. Do tego celu bardzo dobrze sprawdza się układ na rysunku poniżej.
Rys.6. Schemat blokowy układu do badania właściwości statycznych przetworników a/c.
6
Na rysunku nr 6 powyżej przedstawiony został schemat blokowy układu który
zastosowano do przybliżonej oceny przetworników a/c. Przetwornik na schemacie to
4- bitowy przetwornik typu „flash”. Jako źródło napięcia wykorzystano baterie napięcia
stałego szeregowo połączoną z generatorem napięć (o współczynniku wypełnienia 50% i
amplitudzie 3V). Po uruchomieniu układu, liniowo narastający sygnał wejściowy
w przetworniku a/c, zamieniany jest na postać cyfrową. Każdy wynik przetwarzania
zamieniany jest powtórnie na postać analogową w przetworniku c/a, który następnie
doprowadzany jest do wejścia Y oscyloskopu. Dla porównania do wejścia X oscyloskopu
doprowadzane jest napięcia które podawane jest na wejście badanego przetwornika. Użycie
takiego układu pozwala na wykrycie znaczniejszych błędów takich jak brakujące kody, duża
nieliniowość różniczkowa czy duże zakłócenia.
Metodą ta pozwala również na przebadanie pewnej mniejszej części charakterystyki
przetwarzania. W celu tym wystarczy zmniejszyć amplitudę sygnału z generatora napięć do 2
lub 1V, a napięcie baterii nastawić na wybrany obszar charakterystyki przetwornika.
2.5. Badanie właściwości dynamicznych przetworników a/c
Rys.7. Schemat blokowy układu do badania właściwości dynamicznych przetwornika a/c
metodą dudnieniową
Na rysunku nr 7 przedstawiono schemat blokowy układu który zastosowano do
badania właściwości dynamicznych przetwornika. Przetwornikiem jest 4-bitowy przetwornik
typu „flash” . Jako generator impulsów sinusoidalnych zastosowano szeregowe połączenie
baterii napięcia stałego (3V) i źródła napięcia sinusoidalnego (2,1V). Bateria napięcia stałego
ma za zadanie zapewnić składową stałą wokół której będzie zmieniać się napięcie
sinusoidalne. Sygnał ten przechodzi przez włącznik, który wraz z generatorem funkcji,
7
reprezentuje generator impulsów próbkujących. Steruje on załączaniem i wyłączaniem
przetwarzania przetwornika a/c. Częstotliwość sygnału wejściowego jest nieco większa od
częstotliwości impulsów próbkujących. Na skutek małej różnicy w częstotliwości równej Δf,
kolejne próbki przesuwają się po krzywej sinusoidy wejściowej.
Po przepuszczeniu takiego sygnału przez przetwornik c/a oraz połączeniu tak
otrzymanych punktów w jeden przebieg, można taki sygnał analizować wizualnie lub za
pomocą komputera. W ten sposób możemy uzyskać dane o brakujących kodach lub
powtarzającej się części sygnału. Błędy czasowe występujące w przetworniku ujawnia się
jako zniekształcenia sygnału. Ponadto miara zniekształceń tego sygnału jest również miarą
liniowości i błędów czasowych przetwornika.
2.6. Pytania kontrolne
a) Omów klasyfikacje metod przetwarzania a/c, i krótko omów podstawowe kryteria
podziału metod.
b) Wyjaśnić metoda przetwarzania wykorzystywaną w przetwornikach a/c typu „flash”.
c) Podaj wady i zalety zastosowanej metody w odniesieniu do innych metod
bezpośredniego porównania w przetwarzaniu a/c.
d) Omówić budowę, role i sposób działania konwerterów kodów, wykorzystywanych
w przetwornikach typu „flash”,
e) Wymień parametry przetworników a/c i krótko omów je.
f) Wymień rodzaje i sposoby badania właściwości przetworników a/c.
3. Opis stanowiska laboratoryjnego
Ćwiczenia wykonano w oparciu o program Electronics Workbench. Przy jego
pomocy zostały zaprojektowane układy pracy do badania właściwości przetworników a/c.
Wszystkie modele układów zostały zapisane na płycie CD, w katalogu „Ćwiczenia”. Każdy
z układów znajduje się w osobnym pliku:
- „psr.ewb” - badanie układu porównania szeregowo – równoległego,
8
- „bk.ewb” - badanie błędu kwantyzacji,
- „ws.ewb” - badanie właściwości statycznych,
- „wd.ewb” - badanie właściwości dynamicznych,
- „flash4-bit.ewb” - układ do samodzielnego skonstruowania dekodera kodu.
W celu wykonania odpowiedniego ćwiczenia należy wykonać następujące czynności:
1) włożyć płytę CD do odpowiedniego napędu,
2) na pulpicie stworzyć własny katalog,
3) przekopiować do tak stworzonego katalogu wszystkie pliki z katalogu „ćwiczenia”,
4) uruchomić program Electronics Workbench,
5) z opcji „file” komenda „open” wczytywać poszczególne pliki do programu,
6) wykonać program ćwiczenia zgodnie z instrukcją podaną poniżej.
4. Przebieg ćwiczenia laboratoryjnego
4.1. Badanie metody przetwarzania szeregowo – równoległego
1) W programie Electronics Workbench otworzyć plik o nazwie „psr.ewb”.
2) Napięcia odniesienia obu przetworników mają być nastawione na 0.7 i 16.7 V.
3) Zmierzyć potencjały napięć przy których następuje zmiana stanów logicznych
poszczególnych bitów
Wartość napięcia
[UI]
Wartość
słowa bitowego
0001
0010
0011
0100
0101
0110
0111
1000
Wartość napięcia
[UI]
Wartość
słowa bitowego
1001
1010
1011
1100
1101
1110
1111
4) Zmierzyć czasy propagacji napięć na poszczególnych wyjściach każdego z
przetworników a/c. W tym celu podłączyć analizator stanów logicznych do każdej
9
z czwórek bitów i podawać napięcie stałe dokładnie wystarczające do aktywacji
każdego z bitów.
Wartość
słowa
bitowego
0001
0010
0011
0100
0101
0110
0111
1000
Czas propagacji
sygnału
[ns]
Wartość
słowa bitowego
Czas propagacji sygnału
[ns]
1001
1010
1011
1100
1101
1110
1111
5) Przepuścić sygnał sinusoidalny przez przetwornik o wartości U = 11V, f = 0,1Hz,
opóźnieniu fazowym równym 165°. W celu dokładnej obserwacji przebiegu
sinusoidy wejściowej obserwować jej przebieg podłączając oscyloskop na wejście
źródła napięcia. Do pomiaru wystarczy obserwacja jednej górnej części okresu
przebiegu sinusoidy.
Czas (s)
0
…
…
…
…
…
…
…
5.2
wyjście
10
6) Wyniki z ostatniego pomiaru zostaną zapisane w pliku tekstowym o nazwie
„porównanie szeregowo równoległe.txt”.
4.2. Badanie błędu kwantyzacji
1) W programie Electronics Workbench otworzyć plik „bk.ewb”.
2) Napięcia odniesienia obu przetworników mają być nastawione na 0.7 i 8.7 V.
3) Zdjąć charakterystyki przetwornika a/c dla różnych częstotliwości sygnału
wejściowego, zaczynając od 0.05Hz do 1Hz co 0.2Hz oraz od 1Hz do 5Hz co 1Hz.
W celu poprawności działania schematu, przy zdejmowaniu charakterystyk w
pierwszej części należy pamiętać aby w opcjach analizy przestawić w zakładce
„Instrumenty” opcja „minimum number of time points” na wartość 1000, w
pozostałych przypadkach wystarczy wartość opcji tej ustalić na 100. Do pełnego
badania wystarczy jedna górna połówka okresu sinusoidy, którą można obserwować
na ekranie oscyloskopu.
4) Wyniki z każdego pomiaru zostaną zapisane w pliku tekstowym o nazwie „blad
kwantyzacji.txt”, więc należy po każdym pomiarze zmienić nazwę pliku wynikowego.
4.3. Pomiar właściwości statycznych
1) W programie Electronics Workbench otworzyć plik „ws.ewb”.
2) Przeprowadzić badanie całego zakresu przetwornika a/c, dla nastaw: UR = 6V, bateria
3V, amplituda generatora 3V.
3) Przeprowadzić badanie określonych zakresów przetwornika a/c, dla nastaw:
a) UR = 16V, bateria 13V, amplituda generatora 3V, zakres górny,
b) UR = 16V, bateria 8V, amplituda generatora 3V, zakres środkowy,
c) UR = 16V, bateria 3V, amplituda generatora 3V, zakres dolny.
4) Wyniki z każdego pomiaru zostaną zapisane w pliku tekstowym o nazwie
„właściwości statyczne.txt”, więc należy po każdym pomiarze zmienić nazwę pliku
wynikowego.
Z
tak
otrzymanego
pliku
wykreślić
charakterystyki
sygnału
wejściowego i błędu kwantyzacji. Pomiary przeprowadzić dla jednego pełnego okresu
napięcia wejściowego.
11
4.4. Pomiar właściwości dynamicznych metodą dudnieniową
1)
W programie Electronics Workbench otworzyć plik „wd.ewb”
2)
Napięcia odniesienia obu przetworników mają być nastawione na 0.7 i 6.7
V.
Ćwiczenie przeprowadzić dla wartości częstotliwości 10Hz, różnicą
3)
między częstotliwościami zmieniać od 0.1Hz do 1Hz co 0.2Hz. Wartości napięcia
sinusoidalnego nastawić na wartość 2.1V i kąt przesunięcia na 90°. Wartość napięcia
w baterii nastawić na 3V. Badania przeprowadzić dla jednej dodatniej części okresu
sinusoidy.
słowo wyj.
Czas [s]
0
0,2
…
…
…
…
…
…
2
4)
napięcie [V]
Wyniki z każdego pomiaru zostaną zapisane w pliku tekstowym o nazwie
„właściwości dynamiczne.txt”, więc należy po każdym pomiarze zmienić nazwę pliku
wynikowego. Z tak otrzymanego pliku wartość binarna zamienić na wartość dziesiętną
napięcia wyjściowego,
i
wykreślić charakterystyki
sygnału
wejściowego i
wyjściowego.
5)
Pomiary przeprowadzić dla jednej pełnego okresu sygnału wyjściowego, w
celu lepszej obserwacji otworzyć okno oscyloskopu.
4.5. Zaprojektować dekoder dla przetwornika a/c typu „flash”
1) W programie Electronics Workbench otworzyć plik „flash4-bit.ewb”,
12
2) W oparciu o tablice Carnaugh’a, przy wykorzystaniu bramek i przerzutników
zaprojektować dekoder zamieniający kod termometryczny na kod Gray’a, dla 4 –
bitowego przetwornika typu „flash”.
Literatura
[1]. Z. Kulka, A. Libura, M. Nadachowski Przetworniki analogowo – cyfrowe i cyfrowo –
analogowe 1987
[2]. Rudy van de Plasche Scalone przetworniki analogowo – cyfrowe i cyfrowo – analogowe
1994
[3]. K. Badźmirowski, H. Krakowska, Z. Krakowski Cyfrowe systemy pomiarowe 1979
[4]. K. Badźmirowski Problemy metrologiczne w przetwornikach a/c 1974
[5]. P. H. Garret Układy analogowe we systemach cyfrowych 1981
[6]. A. L. Libura, M. Nadachowski Przetworniki analogowo cyfrowe 1973
[7]. E. R. Natek A user’s handbook of d/a and a/d converters 1976
[8]. D. F. Hoeschele Analog-to-digital / digital-to-analog conversion techniques 1968
[9]. R. W. Gilbert Pulse time encoding apparatus 1963
[10]. W. Ritchmanich D. Langley, I. Wold 13-bit monolithic CMOS a/d converters 1983
[11]. S. M. Roden, Systemy telekomunikacyjne analogowe i cyfrowe 1983
13